Arquitecturas Ethernet escalables para sensores Edge AI

Microchip Technology lanzó la Versión 2.0 de su PolarFire FPGA Ethernet Sensor Bridge, una placa de hardware compacta diseñada para estandarizar la agregación de datos multisensor para redes Edge AI. Este hardware permite a los desarrolladores de los sectores de la automatización industrial, los equipos médicos y la robótica humanoide reemplazar las complejas conexiones de sensores patentadas por enlaces de red de baja latencia.

Conversión de flujos de datos patentados para el procesamiento en el borde
Los sistemas modernos de inteligencia artificial implementados en el borde de la red (network edge) requieren métodos escalables para ingerir datos de múltiples sensores especializados. La placa de la Versión 2.0 aborda este requisito al convertir los flujos de sensores patentados entrantes en tráfico Ethernet de 10 Gb estandarizado, lo que reduce significativamente la complejidad de la lista de materiales para los desarrolladores de hardware. En comparación con el lanzamiento de la primera generación, esta iteración logra una reducción del 60 por ciento en el espacio físico y, al mismo tiempo, duplica la capacidad de soporte de cámaras para gestionar cuatro sensores de imagen distintos de manera simultánea. Además, la placa utiliza el suministro de energía a través de USB-C para optimizar la integración física en entornos informáticos montados en bastidor.

Mecanismos de validación de latencia de extremo a extremo
En la integración de sensores de Edge AI sensibles al tiempo, la latencia determinista es un parámetro de rendimiento crítico. El hardware actualizado incorpora un circuito de medición de latencia dedicado, diseñado para interactuar directamente con herramientas de análisis externas. Este mecanismo permite a los ingenieros validar los retrasos de procesamiento de extremo a extremo, rastreando la ruta de los datos desde el momento inicial de activación del sensor hasta la ejecución final de la inferencia de inteligencia artificial en plataformas de computación en el borde de nivel superior, como NVIDIA Jetson e IGX.

Interoperabilidad de hardware y expansión de interfaces
Para mantener la compatibilidad en diversas aplicaciones industriales, la arquitectura del puente se basa en un conector de expansión de tarjeta mezzanine de matriz de puertas programables in situ (FPGA), junto con una interfaz PMOD estándar. Este marco admite inherentemente protocolos base que incluyen MIPI CSI-2, I²C, UART y GPIO. A través de la estructura lógica flexible, el sistema también puede acomodar interfaces de video de alto ancho de banda como 12G-SDI, SLVS-EC 2.0, HDMI y DisplayPort sin necesidad de cambios fundamentales en los circuitos de la plataforma subyacente. El paquete de hardware completo integra circuitos integrados de gestión de energía validados, específicamente el MCP16701, junto con Libero SoC Design Suite para mitigar los riesgos de integración asociados con componentes de terceros.

Al analizar los fundamentos de ingeniería detrás del diseño, Shakeel Peera, vicepresidente de la división de FPGA de Microchip Technology, señaló que la plataforma de segunda generación proporciona una base segura y de bajo consumo en un factor de forma significativamente más pequeño, lo que permite a los equipos de desarrollo eludir la carga de trabajo de ingeniería de hacer que diferentes interfaces patentadas funcionen de manera cohesiva.

Contexto adicional
Esta sección detalla las especificaciones técnicas y la evaluación comparativa competitiva que no se incluyen en el comunicado de prensa original.

Dentro del mercado de puentes de sensores industriales, las matrices de puertas programables in situ (FPGA) se implementan con frecuencia para traducir señales de cámaras patentadas a protocolos de red estandarizados. Tecnologías como CrossLink-NX de Lattice Semiconductor y los sistemas en módulo (system-on-modules) Kria de AMD proporcionan capacidades de agregación de sensores comparables en el borde de la red. Los criterios de referencia para estos componentes de puente generalmente se centran en el consumo de energía estática, el número máximo de líneas MIPI CSI-2 compatibles y las dimensiones físicas de la placa. Mientras que las arquitecturas de la competencia a menudo enfatizan el procesamiento de aplicaciones integradas junto con la estructura programable, el enfoque de PolarFire se centra específicamente en minimizar la disipación de energía estática y optimizar la traducción directa de la carga útil de Ethernet de 10 Gb para procesadores dedicados de nivel superior.

Editado por Aishwarya Mambet, editora de Induportals, con asistencia de IA.

www.microchip.com