Integración cuasi monolítica para sistemas chiplet

El Fraunhofer-Institut für Photonische Mikrosysteme IPMS ha desarrollado, dentro de la línea piloto europea APECS, un método de integración cuasi monolítica (QMI) que permite combinar diferentes componentes de chip de forma casi continua a nivel de oblea. El objetivo de la tecnología es unir la densidad de integración de los chips monolíticos tradicionales con la flexibilidad de las arquitecturas modulares basadas en chiplets.

El nuevo método se basa en la colocación precisa de pequeños chiplets en cavidades estructuradas de silicio, conocidas como pockets. Esta integración genera una arquitectura de sistema que combina diseños compactos con capacidad de ampliación modular.

Integración de chiplets a nivel de oblea
El aumento de las exigencias en capacidad de procesamiento, integración de sistemas y miniaturización en la industria de semiconductores está impulsando nuevos enfoques de fabricación microelectrónica. Especialmente en aplicaciones como inteligencia artificial basada en sensores, transceptores de alto rendimiento y arquitecturas heterogéneas de sistema en chip (SoC), las tecnologías convencionales de packaging están alcanzando límites físicos y económicos.

En el marco de la línea piloto “Advanced Packaging and Heterogeneous Integration for Electronic Components and Systems” (APECS), Fraunhofer IPMS desarrolla por ello el enfoque de integración cuasi monolítica. El objetivo consiste en integrar directamente a nivel de oblea diferentes componentes, como sensores, dispositivos MEMS y electrónica de control.

Los investigadores lograron integrar por primera vez chiplets de prueba en los llamados pocket wafers y planarizar la superficie mediante una capa de pasivación para el posterior cableado Backend-of-Line.

El Dr. Lukas Lorenz, responsable de grupo en Fraunhofer IPMS, explica: “Grundlage der QMI sind Silizium-Wafer mit strukturierten Aussparungen (Pockets). In diese sogenannten Pocketwafer wurden erstmals Dummy Chiplets eingebracht und die Oberfläche für die nachfolgende Backend-of-Line-Verdrahtung mit einer Passivierungsschicht geebnet. Damit entsteht eine nahezu monolithische Systemarchitektur, die höchste Integrationsdichte mit modularer Erweiterbarkeit vereint.”

Mayor densidad de interconexión y reducción de pérdidas de señal
La tecnología QMI se diferencia de los métodos convencionales de packaging porque integra la interconexión directamente dentro de la línea de fabricación Frontend. Esto permite alcanzar densidades de conexión considerablemente superiores a las de los enfoques tradicionales basados en interposers o sustratos. Los chiplets se colocan sobre sustratos activos o pasivos de oblea con una pila de interconexión común. La reducción de las distancias de señal disminuye las pérdidas eléctricas y la latencia, mejorando la transferencia de datos a nivel de sistema.

Según Fraunhofer IPMS, la reducción del número de interfaces mecánicas también incrementa la fiabilidad y la vida útil de los sistemas. Al mismo tiempo, la integración casi monolítica permite una reducción significativa del espacio requerido.

Otra ventaja es la combinación de conceptos modulares basados en chiplets con una elevada densidad de integración. Esto permitiría acortar los ciclos de desarrollo y aprovechar mejor las economías de escala en la fabricación de semiconductores.

Aplicaciones para sistemas de IA y transceptores de alto rendimiento
La tecnología está orientada especialmente a aplicaciones con elevadas exigencias de ancho de banda, eficiencia energética e integración de sistemas. Entre ellas se encuentran los sistemas de sensores con inteligencia artificial, transceptores inteligentes y arquitecturas SoC altamente integradas. Gracias a la combinación de diferentes unidades funcionales dentro de una estructura común de oblea, la tecnología QMI puede permitir arquitecturas heterogéneas con una densidad funcional superior a la de los módulos multichip convencionales.

Con este demostrador, Fraunhofer IPMS considera alcanzado un paso importante hacia la escalabilidad industrial de toda la cadena de procesos para futuras aplicaciones de fabricación microelectrónica.




Contexto adicional: Esta sección detalla especificaciones técnicas y comparativas competitivas no incluidas en el anuncio original del producto
El desarrollo de arquitecturas chiplet y tecnologías de advanced packaging constituye actualmente uno de los principales campos de innovación en la industria de semiconductores. Empresas como TSMC, Intel, Samsung Electronics y AMD están invirtiendo en tecnologías de integración heterogénea, empaquetado 3D y técnicas de interconexión a nivel de oblea.

Las arquitecturas chiplet tradicionales suelen utilizar interposers o sustratos orgánicos para conectar componentes individuales. La integración cuasi monolítica busca minimizar aún más las transiciones entre chiplets para lograr mayores densidades de integración y menores pérdidas de señal.

Especialmente en aceleradores de inteligencia artificial, sistemas de alta frecuencia y plataformas de sensores basadas en MEMS, las distancias cortas de señal y las altas densidades de interconexión se consideran factores clave para la eficiencia energética y las velocidades de transmisión de datos.

La línea piloto europea APECS forma parte de las iniciativas destinadas a reforzar la fabricación europea de semiconductores y se centra en tecnologías de advanced packaging e integración heterogénea para futuros sistemas microelectrónicos.

Editado por Maria Brueva, editora de Induportals – adaptado con IA.

www.ipms.fraunhofer.com